课程教育研究 课程教育研究杂志简介 课程教育研究杂志学术期刊 课程教育研究杂志公告 课程教育研究期刊目录 课程教育研究投稿须知 万方论文查重 课程教育研究征稿启事

主管:内蒙古自治区文化厅
  中国外语学习学研究会
主办:内蒙古自治区北方文化研究院
投稿邮箱:tougao@kcjyyj.com
网  址:http://www.kcjyyj.com
数据库收录:万方网收录
我刊入选第二批学术期刊名单
期刊类别:纯教育、G4
国际标准刊号 ISSN 2095-3089
国内统一刊号 CN 15-1362/G4
邮发代号:16-129

我刊投稿论文
当前位置:网站首页 > 我刊投稿论文 >
作者:李玉莉 | 字数:2052 | 阅读:

摘 要:晶圆测试(wafer probe)是对晶片上单个晶粒通过探针测试,筛选不良品的一种方法。它是集成电路生产中的一个重要环节,不仅能最大限度的节约封装及成品测试(Finial Test)成本,还能及时反映出晶圆制造厂的良品率。本文主要介绍如何通过快速测试(speed probe)来降低晶圆测试成本,缩短测试时间,提高测试效率。

关键字:晶圆测试;晶圆快速测试;测试时间

1 引言

随着集成电路工艺的迅猛发展,也促使集成电路测试技术不断更新,以提高半导体行业的生产效益。其中晶圆测试对整个集成电路生产过程的良品率及成本控制起着重要的作用。

2 晶圆测试概述

2.1 晶圆测试介绍

晶圆测试是半导体后段区分良品与不良品的第一道工序,主要目的是对晶圆中独立的晶粒(die)进行测试,通过探针卡接触晶粒上的触点(bond pad),测试其电气功能特性,把不良片筛选出来,同时按照电性不良类型把不合格的产品分类(bin), 提供给晶圆制造厂进行数据分析,,改进工艺。不合格的晶粒会被标上记号,而后当芯片依晶粒为单位切割成独立的晶粒时,标有记号的不合格晶粒会被洮汰,不再进行下一个制程,以免徒增制造成本。

2.2 晶圆测试分类

通常情况下,晶圆测试是对一片晶圆上每一个独立完整的芯片进行测试,逐一执行程序中设定的所有测试项(Full Probe),即完全测试,它主要针对研发阶段及设计生产逐步走向成熟的产品。但随着晶圆生产工艺的不断完善,测试环节的成本控制就会显得尤为重要。更重要的一个因素是,随着电子行业的飞速发展,半导体厂需要以更快更优的方式把产品提供给客户。这就决定了测试工程师必须进一步分析测试程序,研究什么需要被测试以及以何种方式满足这些测试。因此晶圆的快速测试方法应运而生,它是一个既满足成本控制,又能提高测试效率的最佳解决方案。

3 晶圆的快速测试方法

在晶圆快速测试(speed probe)中,首先把整片晶圆按照良品率分为两个区域。良品率低的区域进行完全测试,所有程序中涉及的测试项都会逐一被测试。但针对良品率高的区域采取缩减测试项的快速测试方法,只进行关键电性参数的测试,这样就能大大缩短整片晶圆的测试时间。

快速测试优点和风险分析:

·在关键性电参数都被测试的情况下,极大的缩短了测试时间。

·通过大量历史测试数据分析来划分良品率高的区域和良品率低的区域,能最大限度的规避快速测试带来的质量风险。

·晶圆上每一个独立完整的晶粒都会被测试。

·关键的电性参数在快速测试中都会被测试到,如激光修复,ECID,HVST,以及客户特别要求的测试参数。

·在实际测试中,如果抽样测试的良品率高于预先设定的阈值,则晶圆上其余的晶粒将执行缩减测试项的程序流程,只进行关键参数的测试;如果抽样测试的良品率低于预先设定的阈值,则晶圆上其余的晶粒将执行程序中规定的所有测试项。

·晶圆快速测试既能提高晶圆测试厂的产能,又能大大降低测试成本。

4 产品A快速测试解决方案

4.1 分析晶圆历史测试图(wafer map),确立每一颗晶粒所在位置的历史良品率,划分良品率高的区域和良品率低的区域,计算分析触发快速测试的良品率阈值。

4.2 由测试工程师和产品工程师分析确立关键电性参数测试列表(CTL),分析每个测试项的测试时间,在程序中设定缩减的测试流程。

4.3 进行成本分析,包括晶圆测试时间/成本,封装及最终测试(Finial Test)成本。

5 产品A快速测试结果验证及结论

使用完全测试和快速测试的方式分别测试三片同样的晶圆,分bin和良品率(yield)对比结果偏差均符合规格(Bin Kappa Bias < limit 6%, Yield Kappa Bias

通过在产品A执行快速测试,有效的降低了测试成本,缩减了测试时间,同时提高了晶圆测试的产能。

参考文献

[1]PeterVanZant. Microchip fabrication:a practical guide to semiconductor processing,fifth edition

[2]Tokyo Electron. Fully automatic wafer prober model.

[3]W.Chen. Speed testing during wafer sort for KGD product. King Yuan Electronics Co. Sep. 2007

[4]D. S. Liu & M. K. Shih, “Experimental method and FE simulation model for evaluation of wafer probing parameters,” Microelectronics Journal, vol. 37, no. 9, pp. 871-883, May, 2006.


版权所有:课程教育研究杂志 网站地图 最近更新
投稿邮箱:tougao@kcjyyj.com
第二批学术期刊,万方网收录,欢迎投稿!
国际标准刊号:ISSN2095-3089,国内统一刊号CN15-1362/G4